PTO/SB/21 (02-04) Approved for use through 07/31/2006. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. 10/809.308 **Application Number** March 24, 2004 **TRANSMITTAL** Filing Date **FORM** Takehiko Hojo First Named Inventor Art Unit Not yet assigned (to be used for all correspondence after initial filing) Not yet assigned **Examiner Name** 2102475-992040 Attorney Docket Number Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication Drawing(s) Fee Transmittal Form to Group Appeal Communication to Board Licensing-related Papers Fee Attached of Appeals and Interferences Appeal Communication to Group Petition (Appeal Notice, Brief, Reply Brief) Amendment/Reply Petition to Convert to a Proprietary Information After Final Provisional Application Status Letter Power of Attorney, Revocation Affidavits/declaration(s) Change of Correspondence Address Other Enclosure(s) (please Identify below): Extension of Time Request Terminal Disclaimer Postcard Request for Refund **Express Abandonment Request** CD, Number of CD(s) Information Disclosure Statement Remarks Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Individual name EDWARD B. WELLER (Reg. No. 37,468) Gray Cary Ware & Freidenrich LLP Signature May 3, 2004 Date

CERTIFICATE OF TRANSMISSION/MAILING

I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.

Typed or printed name Susan Pingue

Signature Date May 3, 2004

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality by governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 2 hours to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Attorney Docket No.: 2102475-992040

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Ast licants:

Hojo, et al.

Serial No.

10/809,308

Group Art Unit:

Not yet assigned

Filed:

March 24, 2004

Examiner:

Not yet assigned

Title:

SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH SEMICONDUCTOR MEMORY CIRCUIT HAVING REDUNDANCY FUNCTION AND METHOD OF TRANSFERRING ADDRESS DATA

DATE OF DEPOSIT: May 3, 2004

I hereby certify that this paper is being deposited with the United States Postal Service FIRST CLASS MAIL Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119
AND THE INTERNATIONAL CONVENTION

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NO.

MONTH/DAY/YEAR

Japan

2003-408587

December 8, 2003

Attorney Docket No.: 2102475-992040

The certified copy of the corresponding Convention Application is enclosed.

The Commissioner is authorized to charge any deficiencies and credit any overpayment of fees to our Deposit Account No. 07-1896.

Respectfully submitted,

GRAY CARY WARE & FREIDENRICH LLP

Dated: May 3, 2004

EDWARD B. WELLER

Reg. No. 37,468
Attorney for Applicant

GRAY CARY WARE & FREIDENRICH

2000 University Avenue Palo Alto, CA 94303-2248 Telephone: (650) 833-2436

Facsimile: (650) 833-2001

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年12月 8日

出 願 番 号 Application Number:

特願2003-408587

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 3 - 4 0 8 5 8 7]

出 願 人

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2004年 4月 6日





1/E



【物件名】

要約書 1

【書類名】 特許願 【整理番号】 A000302893 【提出日】 平成15年12月 8日 【あて先】 特許庁長官 殿 【国際特許分類】 G11C 29/00 【発明者】 【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエ レクトロニクスセンター内 【氏名】 北城 岳彦 【発明者】 【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエ レクトロニクスセンター内 【氏名】 佐藤 彰邦 【特許出願人】 【識別番号】 000003078 【氏名又は名称】 株式会社 東芝 【代理人】 【識別番号】 100058479 【弁理士】 【氏名又は名称】 鈴江 武彦 【電話番号】 03-3502-3181 【選任した代理人】 【識別番号】 100091351 【弁理士】 【氏名又は名称】 河野 哲 【選任した代理人】 【識別番号】 100088683 【弁理士】 【氏名又は名称】 中村 誠 【選任した代理人】 【識別番号】 100108855 【弁理士】 【氏名又は名称】 蔵田 昌俊 【選任した代理人】 【識別番号】 100084618 【弁理士】 【氏名又は名称】 村松 貞男 【選任した代理人】 【識別番号】 100092196 【弁理士】 【氏名又は名称】 橋本 良郎 【手数料の表示】 【予納台帳番号】 011567 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1



【書類名】特許請求の範囲

【請求項1】

通常使用されるメモリセルと、

前記メモリセルが不良のとき、不良の前記メモリセルと置き換えて使用されるスペアの メモリセルと、

前記スペアのメモリセルが使用されているか否かを示すデータを記憶する第1の記憶回路と、

前記スペアのメモリセルに置き換えられた不良の前記メモリセルのアドレスを記憶する 第2の記憶回路と、

前記第1の記憶回路に記憶されたデータにより、前記スペアのメモリセルが使用されているか否かを判定する判定回路と、

所定のデータを発生する発生回路と、

前記判定回路による判定結果に応じて、前記第2の記憶回路に記憶されたアドレスと前 記発生回路から発生したデータのいずれかを選択して出力する選択回路と、

を具備することを特徴とする半導体集積回路。

【請求項2】

前記第2の記憶回路の総数は、前記スペアのメモリセルの総数より少ないことを特徴と する請求項1に記載の半導体集積回路。

【請求項3】

前記選択回路は、前記判定回路による判定結果が前記スペアのメモリセルが使用されていることを示すとき、前記第2の記憶回路に記憶されたアドレスを選択し、前記スペアのメモリセルが使用されていないことを示すとき、前記発生回路から発生したデータを選択することを特徴とする請求項1または2に記載の半導体集積回路。

【請求項4】

前記選択回路から出力されるデータを記憶する、シフトレジスタを含む第3の記憶回路と、

前記第3の記憶回路に記憶されたデータと外部から入力されたアドレスとを比較し、一致するか否かを判定するアドレス判定回路と、

をさらに具備することを特徴とする請求項1乃至3のいずれか1つに記載の半導体集積 回路。

【請求項5】

不良のメモリセルと置き換えて使用されるスペアのメモリセルを備えた半導体集積回路 のアドレスデータ転送方法において、

前記スペアのメモリセルが使用されているか否かを示すデータを第1の記憶回路に記憶 するステップと、

前記スペアのメモリセルに置き換えられた前記不良のメモリセルのアドレスを第2の記憶回路に記憶するステップと、

前記第1の記憶回路に記憶されたデータにより、前記スペアのメモリセルが使用されているか否かを判定し、前記スペアのメモリセルが使用されているとき、前記第2の記憶回路に記憶された不良のメモリセルのアドレスを転送し、前記スペアのメモリセルが使用されていないとき、発生回路から発生したデータを転送するステップと、

を具備することを特徴とするアドレスデータ転送方法。

【書類名】明細書

【発明の名称】半導体集積回路及びアドレスデータ転送方法

【技術分野】

$[0\ 0\ 0\ 1]$

この発明は、リダンダンシ機能を搭載した半導体記憶回路を備えた半導体集積回路及び アドレスデータ転送方法に関するものである。

【背景技術】

[0002]

従来、半導体記憶回路には、通常使用するメモリセル (レギュラーセル) が不良であるときに、その不良のメモリセルを予備のメモリセル (スペアセル) に置き換えるリダンダンシ機能が備えられている (例えば、特許文献1参照)。

[0003]

図7に、従来のリダンダンシ機能を備えた半導体記憶回路の構成を示す。

$[0\ 0\ 0\ 4]$

ヒューズボックス100は、ヒューズブロック101とヒューズ転送回路102を備えている。ヒューズブロック101には、スペアセル112が使用されているか否かを示すイネーブルデータと、スペアセル112に置き換えられた不良レギュラーセルのアドレスデータが記憶される。ヒューズ転送回路102は、これらイネーブルデータ及びアドレスデータをメモリ回路110に転送する。以下、イネーブルデータとアドレスデータを含めてヒューズデータと記す。

$[0\ 0\ 0\ 5]$

ヒューズブロック101は、イネーブルヒューズ103とアドレスヒューズ104を有している。イネーブルヒューズ103は1つのヒューズからなり、アドレスヒューズ104は複数のヒューズからなる。そして、1つのイネーブルヒューズ103と1つのアドレスヒューズ104が1組となり、スペアセル112が持つ1つのメモリセルに対応している。

[0006]

イネーブルヒューズ 103 には、このイネーブルヒューズに対応するスペアセル 112 が使用されているか否かを示すイネーブルデータが記憶される。イネーブルヒューズ 103 に記憶されたイネーブルデータが、スペアセル 112 が使用されていることを示すとき、そのイネーブルヒューズと同じ組のアドレスヒューズ 104 には、スペアセルに置き換えられた不良レギュラーセルのアドレスデータが記憶される。一方、イネーブルデータがスペアセル 112 が使用されていないことを示すとき、そのアドレスヒューズ 104 を構成する複数のヒューズには 10 が記憶される。

[0007]

イネーブルヒューズ103及びアドレスヒューズ104に記憶された全てのヒューズデータが、メモリ回路110内のリダンダンシラッチ回路113に転送され、スペアセル112を使用した不良レギュラーセルのアドレスがリダンダンシラッチ回路113に記憶される。

【特許文献1】特開2000-182394号公報

【発明の開示】

【発明が解決しようとする課題】

[00008]

前述した半導体記憶回路におけるヒューズデータの転送方法では、アドレスデータが記憶されていないアドレスヒューズ104のデータもリダンダンシラッチ回路113へ転送する必要がある。このため、アドレスデータを記憶しないアドレスヒューズ104の領域も予め準備する必要がある。これは、今後、半導体記憶回路が大容量化される上で、チップ面積を増大させる要因になるという問題がある。

[00009]

そこでこの発明は、前記課題に鑑みてなされたものであり、大容量化が進行した場合で

2/

も、チップ面積の増大を抑制することができる半導体記憶回路を備えた半導体集積回路を 提供することを目的とする。

【課題を解決するための手段】

$[0\ 0\ 1\ 0]$

前記目的を達成するために、この発明の一実施形態の半導体集積回路は、通常使用されるメモリセルと、前記メモリセルが不良のとき、不良の前記メモリセルと置き換えて使用されるスペアのメモリセルと、前記スペアのメモリセルが使用されているか否かを示すデータを記憶する第1の記憶回路と、前記スペアのメモリセルに置き換えられた不良の前記メモリセルのアドレスを記憶する第2の記憶回路と、前記第1の記憶回路に記憶されたデータにより、前記スペアのメモリセルが使用されているか否かを判定する判定回路と、所定のデータを発生する発生回路と、前記判定回路による判定結果に応じて、前記第2の記憶回路に記憶されたアドレスと前記発生回路から発生したデータのいずれかを選択して出力する選択回路とを具備することを特徴とする。

$[0\ 0\ 1\ 1]$

また、この発明の一実施形態の半導体集積回路のアドレスデータ転送方法は、不良のメモリセルと置き換えて使用されるスペアのメモリセルを備えた半導体集積回路のアドレスデータ転送方法において、前記スペアのメモリセルが使用されているか否かを示すデータを第1の記憶回路に記憶するステップと、前記スペアのメモリセルに置き換えられた前記不良のメモリセルのアドレスを第2の記憶回路に記憶するステップと、前記第1の記憶回路に記憶されたデータにより、前記スペアのメモリセルが使用されているか否かを判定し、前記スペアのメモリセルが使用されていないとき、発生回路から発生したデータを転送するステップとを具備することを特徴とする。

【発明の効果】

$[0\ 0\ 1\ 2]$

この発明によれば、大容量化が進行した場合でも、チップ面積の増大を抑制することができる半導体記憶回路を備えた半導体集積回路を提供することが可能である。

【発明を実施するための最良の形態】

$[0\ 0\ 1\ 3]$

以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

$[0\ 0\ 1\ 4\]$

[第1の実施形態]

まず、この発明の第1の実施形態のリダンダンシ機能を搭載した半導体記憶回路を含む 半導体集積回路について説明する。

$[0\ 0\ 1\ 5]$

図1は、第1の実施形態のリダンダンシ機能を搭載した半導体記憶回路を含む半導体集積回路の構成を示すブロック図である。図1に示すように、この半導体集積回路は、メモリ回路10とヒューズボックス20を備える。

[0016]

・メモリ回路10は、レギュラーセル11、スペアセル12、リダンダンシラッチ回路13、及びリダンダンシアドレス判定回路14を有している。レギュラーセル11は、通常に使用される、情報を記憶するメモリセルである。スペアセル12は、レギュラーセル11が不良であるときに、その不良のレギュラーセルの代わりに置き換えて使用される、情報を記憶するメモリセルである。リダンダンシラッチ回路13は、ヒューズボックス20から転送されたヒューズデータを記憶する。このヒューズデータは、不良レギュラーセルのアドレスデータ(以下、ヒューズアドレスと記す)を含んでいる。リダンダンシアドレス判定回路14は、リダンダンシラッチ回路13に記憶されたヒューズアドレスと外部から入力されたアドレスデータ(以下、入力アドレスと記す)とを比較して、一致しない場合は入力アドレスが示すレギュラーセル11を選択し、一致する場合は入力アドレス及び

ヒューズアドレスが示すスペアセル12を選択する。

[0017]

ヒューズボックス20は、ヒューズブロック21とヒューズ転送回路22を有する。ヒューズブロック21は、イネーブルヒューズ23とアドレスヒューズ24から構成されている。イネーブルヒューズ23は、スペアセル12が使用されているか否かを記憶するヒューズであり、スペアセル12が持つメモリセル数と同じ数だけ形成されている。アドレスヒューズ24は、レギュラーセル11のアドレスを記憶可能な複数のヒューズを1セットとし、このセットがスペアセル12の持つメモリセル数より少ない数だけ形成されている。すなわち、アドレスヒューズ24のセット数は、イネーブルヒューズ23の数より少ない。例えば、記憶容量が512ビットのレギュラーセルを備える場合、1つのアドレスヒューズ24は9ビットデータを記憶する9個のヒューズを1セットとし、このセットがスペアセル12の持つメモリセル数より少ない数だけ形成されている。アドレスヒューズ24の1つのセットには、スペアセル12に置き換えられた不良のレギュラーセルのアドレスが記憶される。

[0018]

なお、イネーブルヒューズ 2 3 は、図 1 に示すように、ヒューズ素子 2 3 A とヒューズ素子 2 3 A が切断されているか否かに応じてデータを記憶するフリップフロップ 2 3 B から構成されている。アドレスヒューズ 2 4 は、ヒューズ素子 2 4 A とヒューズ素子 2 4 A とヒューズ素子 2 4 A が切断されているか否かに応じてデータを記憶するフリップフロップ 2 4 B から構成されている。フリップフロップ 2 3 B、2 4 B は、ヒューズ素子 2 3 A、2 4 A が切断されているとき "1" または "0" を記憶し、切断されていないとき "0" または "1" を記憶する。ここでは、切断されているとき "1" を記憶し、切断されていないとき "0" を記憶するものとする。さらに、フリップフロップ 2 3 B、2 4 B は、図 1 に示すように直列に接続されてシフトレジスタを構成している。

$[0\ 0\ 1\ 9]$

前述した構成を有する半導体記憶回路では、図7に示した従来例に比べてアドレスヒューズの個数を削減している。図1に示す領域24Cは削減されたアドレスヒューズを示している。これにより、アドレスヒューズの形成に必要な半導体基板上の領域を減少させることができる。これにより、半導体記憶回路の大容量化が進行した場合でも、チップ面積の増大を抑制することができる

[第2の実施形態]

以下の第2の実施形態及びその変形例では、前記第1の実施形態におけるヒューズ転送 回路の構成例を詳細に述べる。前記第1の実施形態における構成と同様の部分には同じ符 号を付す。

[0020]

図2は、第2の実施形態の半導体記憶回路を含む半導体集積回路の構成を示すブロック図である。この半導体集積回路は、図2に示すように、メモリ回路10とヒューズボックス20を備え、ヒューズボックス20はヒューズブロック21とヒューズ転送回路22を有する。

$[0\ 0\ 2\ 1]$

ヒューズ転送回路22は、イネーブルビット判定回路25、セレクト回路26、及びデータ発生回路27から構成されている。イネーブルビット判定回路25は、ヒューズブロック21内のイネーブルヒューズ23に記憶されたイネーブルビットの値を判定し、その判定結果をセレクト回路26に出力する。

$[0\ 0\ 2\ 2]$

セレクト回路26は、第1、第2入力端子、制御端子、出力端子を有する。第1入力端子には、ヒューズブロック21内のイネーブルヒューズ23及びアドレスヒューズ24に記憶されたデータが入力される。第2入力端子には、データ発生回路27から任意のデータ"0"または"1"が入力される。制御端子には、イネーブルビット判定回路25からイネーブルビットの判定結果が入力される。セレクト回路26は、制御端子に入力された

判定結果に応じて、第1または第2入力端子に入力されたデータのいずれかを選択して、 出力端子から出力する。

[0023]

セレクト回路26から出力されたデータを記憶するリダンダンシラッチ回路13、リダンダンシアドレス判定回路14を含むメモリ回路10内の構成は、前記第1の実施形態と同様である。すなわち、リダンダンシラッチ回路13は、ヒューズ転送回路22から転送されたヒューズデータを記憶する。ヒューズデータは、イネーブルヒューズ23に記憶されたイネーブルデータとスペアセル12が持つメモリセル数分のアドレスデータ(ヒューズアドレス)を有する。リダンダンシアドレス判定回路14は、リダンダンシラッチ回路13に記憶されたヒューズアドレスと外部から入力されたアドレスデータ(入力アドレス)とを比較して、一致しない場合は入力アドレスが示すレギュラーセル11を選択し、一致する場合は入力アドレス及びヒューズアドレスが示すスペアセル12を選択する。

[0024]

また、ヒューズボックス21内も、第1の実施形態と同様にイネーブルヒューズ23、及びアドレスヒューズ24から構成されている。イネーブルヒューズ23は、1ビットのデータを記憶する1個のヒューズからなり、スペアセル12が持つ1つのメモリセルに対応して1つのイネーブルヒューズ23が設けられている。ヒューズブロック21には、スペアセル12が持つメモリセル数と同じ数のイネーブルヒューズ23が形成されている。イネーブルヒューズ23は、対応するスペアセル12を使用しているか否かを"1"または"0"で記憶する。ここでは、"1"がスペアセル12を使用していることを示し、"0"がスペアセル12を使用していないことを示す。アドレスヒューズ24は、複数のヒューズセットから構成されており、複数のヒューズセットの各々は、複数のヒューズのとなっている。複数のヒューズには、スペアセル12に置き換えられた不良レギュラーセルのアドレスを示す複数ビットのデータが記憶される。ヒューズブロック21には、スペアセル12が持つメモリセル数より少ない数のヒューズゼットが形成されている。イネーブルヒューズ23とアドレスヒューズ24とを合わせたヒューズブロック21内のヒューズの数は、リダンダンシラッチ回路13が有する記憶素子数より少ない。

[0025]

次に、図2に示した第2の実施形態の半導体記憶回路を含む半導体集積回路の動作について説明する。

[0026]

図3は、第2の実施形態の半導体記憶回路を含む半導体集積回路の動作を示すフローチャートである。まず、イネーブルビット判定回路25は、ヒューズブロック21から出力されたイネーブルビットを取り込み(ステップS1)、イネーブルビットの値が"1"か否かを判定する(ステップS2)。

[0027]

イネーブルビット判定回路 25 による判定結果は、セレクト回路 26 に出力される。イネーブルビットの値が"1"であるとき(Yes)、スペアセル 12 が使用されているため、セレクト回路 26 はヒューズブロック 21 から出力されるアドレスヒューズ 24 に記憶されていたヒューズアドレスを選択し、スペアセル 12 に置き換えられた不良レギュラーセルのアドレスデータとして、リダンダンシラッチ回路 13 へ転送する(ステップ 83)。一方、イネーブルビットが"1"で無いとき(85 No)、スペアセル 12 が使用されていないため、アドレスデセレクト回路 26 はデータ発生回路 27 が発生した"0"または"1"データを選択し、リダンダンシラッチ回路 13 へアドレス分のデータを転送する(ステップ 84)。

[0028]

次に、すべてのイネーブルビットを確認したか否かを判定し(ステップS5)、すべてのイネーブルビットを確認していないときはステップS1へ戻り、ステップS1からステップS5までの処理を繰り返す。一方、すべてのイネーブルビットを確認したときは、処

5/

理を終了する。

[0029]

以下に、第2の実施形態の半導体集積回路の動作を、ヒューズボックス21から出力されるデータ列と、ヒューズ転送回路22から転送されるデータ列を用いて説明する。

[0030]

図4は、ヒューズボックス21からヒューズ転送回路22へ入力されるデータの一例(上段)と、これらのデータが入力されたとき、ヒューズ転送回路22からメモリ回路10へ転送されるデータ(下段)を示している。

[0031]

図4に示した上段のデータにおいて、a、c、d、fにて示すデータがイネーブルヒューズ23に記憶されたデータであり、b、eにて示すデータがアドレスヒューズ24に記憶されたデータである。

[0032]

まず、イネーブルビット判定回路 25 は、a にて示すデータを取り込み、このデータが "1"か否かを判定する。 a にて示すデータは"1"であるため、セレクト回路 26 は a にて示すデータに続く、b にて示す 9 桁のデータを選択して出力端子からリダンダンシラッチ回路 13 へ転送する(b t にて示すデータ)。

[0033]

次に、イネーブルビット判定回路25は、cにて示すデータを取り込み、このデータが"1"か否かを判定する。cにて示すデータは"0"であるため、セレクト回路26はデータ発生回路27から発生した"0"データを選択し、ctにて示す9桁の"0"データを出力端子からリダンダンシラッチ回路13へ転送する。

$[0\ 0\ 3\ 4\]$

[0035]

なお、b、e、bt、ct、et、ftにて示した9桁のデータはアドレスを表しており、記憶容量512ビットのレギュラーセルにおけるアドレスを表示可能な桁数のデータになっている。ここでは9桁としたが、レギュラーセルの記憶容量に応じてそれらのアドレスを表示可能な9桁以外の桁数にしてもよい。また、上段のデータがヒューズブロック21内のイネーブルヒューズ23及びアドレスヒューズ24に記憶されていたデータであり、上段のデータの桁数(ビット数)がヒューズブロック21内のイネーブルヒューズ23及びアドレスヒューズ24を合わせたヒューズの個数に相当する。下段のデータは、ヒューズ転送回路22から転送され、メモリ回路10内のリダンダンシラッチ回路13に記憶されるデータを示しており、リダンダンシラッチ回路13は下段のデータを全て記憶できる数の記憶素子、例えばフリップフロップを有している。

[0036]

以上述べたように、ヒューズボックス21から出力された上段のデータ列は、ヒューズ 転送回路22内にて処理され、下段のデータ列がセレクト回路26の出力端子から転送さ れてリダンダンシラッチ回路13に記憶される。その後の動作は、第1の実施形態と同様 である。

[0037]

このような構成を有する半導体集積回路では、アドレスヒューズ24のセット数をイネーブルヒューズ23のヒューズ数と同じにせず、イネーブルヒューズ23のヒューズ数よ

りアドレスヒューズのセット数を少なく設定している。言い換えると、リダンダンシラッチ回路が有する1ビットを記憶可能な記憶素子の数より、イネーブルヒューズとアドレスヒューズを合わせたヒューズの数を少なくしている。これにより、アドレスヒューズ24の形成に必要な半導体基板領域を減少させることができる。この結果、半導体記憶回路の大容量化が進行した場合でも、チップ面積の増大を抑制することができる。

[0038]

次に、この発明の第2の実施形態の第1変形例の半導体記憶回路を含む半導体集積回路 について説明する。

[0039]

図5は、第2の実施形態の第1変形例の半導体集積回路の構成を示すブロック図である。図5に示すヒューズ転送回路22は、図2に示したヒューズ転送回路の構成に加えてカウンタ28を備えている。このカウンタ28は、データ発生回路27によるデータの発生回数をカウントする。カウンタ28によりカウントされた値は、データ発生回路27から発生するデータの数を制御するために用いられる。詳述すると、カウンタ28には、イネーブルビット判定回路25による判定結果が入力され、カウンタ28はイネーブルビットが"0"のとき、すなわちアドレスヒューズ24にアドレスデータが記憶されていないとき、データ発生回路27から発生するデータの数をカウントする。このカウント値は、データ発生回路27によるデータの発生回数を、アドレスデータ分のデータ数(ここでは9桁のデータ)に制御するために用いられる。その他の構成及び動作は、前記第2の実施形態と同様である。

$[0\ 0\ 4\ 0]$

次に、この発明の第2の実施形態の第2変形例の半導体記憶回路を含む半導体集積回路 について説明する。

[0041]

図6は、第2の実施形態の第2変形例の半導体集積回路の構成を示すブロック図である。図6に示すヒューズ転送回路22は、図2に示したヒューズ転送回路の構成に加えてカウンタ28、及びクロック制御回路29を備えている。カウンタ28は、前述したように、イネーブルビット判定回路25からイネーブルビットが"0"である旨の判定結果が入力されたとき、データ発生回路27によるデータの発生回数をカウントする。そのカウント値は、データ発生回路27から発生するデータの数を制御するために用いられる。

[0042]

クロック制御回路29は、ヒューズボックス21内のイネーブルヒューズ23及びアドレスヒューズ24に記憶されているデータの転送を制御するクロックをヒューズボックス21へ供給する。これと共に、リダンダンシラッチ回路13において、セレクト回路26から出力されたデータの転送を制御するクロックをリダンダンシラッチ回路13へ供給する。その他の構成及び動作は、前記第2の実施形態と同様である。

$[0\ 0\ 4\ 3]$

この発明の実施形態によれば、全てのスペアセルのアドレスを記憶するためのヒューズを持つ必要がなくなり、大容量化が進行した場合でも、チップ面積の増大を抑制することができる半導体記憶回路を備えた半導体集積回路を提供することが可能である。

$[0\ 0\ 4\ 4\]$

なお、この発明は以下の実施態様をとりうる。

[0045]

(1) この発明の一実施態様の半導体集積回路は、通常使用されるメモリセルと、前記メモリセルが不良のとき、不良の前記メモリセルと置き換えて使用されるスペアのメモリセルと、前記スペアのメモリセルが使用されているか否かを示すデータを記憶する第1の記憶回路と、前記スペアのメモリセルに置き換えられた不良の前記メモリセルのアドレスを記憶する第2の記憶回路と、前記第1の記憶回路に記憶されたデータにより、前記スペアのメモリセルが使用されているか否かを判定する判定回路と、所定のデータを発生する発生回路と、前記判定回路による判定結果に応じて、前記第2の記憶回路に記憶されたアド

レスと前記発生回路から発生したデータのいずれかを選択して出力する選択回路とを具備することを特徴とする。

[0046]

(2) 前記半導体集積回路は、前記発生回路によるデータの発生回数をカウントするカウンタをさらに具備することを特徴とする。

[0047]

(3) 前記半導体集積回路は、前記第1の記憶回路及び前記第2の記憶回路に記憶された データの転送タイミングを制御するクロック信号を発生するクロック制御回路をさらに具 備することを特徴とする。

[0048]

(4) 前記半導体集積回路は、前記クロック制御回路が、前記第3の記憶回路のシフトレジスタにおけるデータのシフトタイミングを制御するクロック信号を発生することを特徴とする。

[0049]

(5)前記半導体集積回路は、前記第1の記憶回路が、ヒューズ素子と前記ヒューズ素子が切断されているか否かに応じてデータを記憶するフリップフロップから形成され、前記第2の記憶回路は複数のヒューズ素子と前記ヒューズ素子が切断されているか否かに応じてデータを記憶する複数のフリップフロップから形成されていることを特徴とする。

[0050]

(6) 前記半導体集積回路は、前記第1の記憶回路が含むフリップフロップと、前記第2の記憶回路が含む複数のフリップフロップとが直列に接続されて、シフトレジスタが構成されていることを特徴とする。

[0051]

(7) この発明の一実施態様の半導体集積回路のアドレスデータ転送方法は、不良のメモリセルと置き換えて使用されるスペアのメモリセルを備えた半導体集積回路のアドレスデータ転送方法において、前記スペアのメモリセルが使用されているか否かを示すデータを第1の記憶回路に記憶するステップと、前記スペアのメモリセルに置き換えられた前記不良のメモリセルのアドレスを第2の記憶回路に記憶するステップと、前記第1の記憶回路に記憶されたデータにより、前記スペアのメモリセルが使用されているか否かを判定し、前記スペアのメモリセルが使用された不良のメモリセルのアドレスを転送し、前記スペアのメモリセルが使用されていないとき、発生回路から発生したデータを転送するステップとを具備することを特徴とする。

$[0\ 0\ 5\ 2]$

(8) 前記半導体集積回路のアドレスデータ転送方法は、前記データを転送するステップにより転送された、前記不良のメモリセルのアドレスと前記発生回路から発生したデータを第3の記憶回路に記憶するステップと、前記第3の記憶回路に記憶されたデータと外部から入力されたアドレスとを比較し、一致するか否かを判定するステップとをさらに具備することを特徴とする。

[0053]

(9) 前記半導体集積回路のアドレスデータ転送方法は、前記第1の記憶回路が1つのヒューズ素子から構成され、前記第2の記憶回路が複数のヒューズ素子から構成されていることを特徴とする。

[0054]

(10)前記半導体集積回路のアドレスデータ転送方法は、前記第1、第2の記憶回路に 記憶するステップが、前記ヒューズ素子を切断するステップであることを特徴とする。

[0055]

また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。

【図面の簡単な説明】

[0056]

【図1】この発明の第1の実施形態の半導体記憶回路を含む半導体集積回路の構成を示すブロック図である。

【図2】この発明の第2の実施形態の半導体記憶回路を含む半導体集積回路の構成を示すブロック図である。

【図3】前記第2の実施形態の半導体記憶回路を含む半導体集積回路の動作を示すフローチャートである。

【図4】前記第2の実施形態のヒューズ転送回路における入力データと出力データの 一例を示す図である。

【図5】前記第2の実施形態の第1変形例の半導体集積回路の構成を示すブロック図である。

【図 6】 前記第2の実施形態の第2変形例の半導体集積回路の構成を示すブロック図である。


【図7】従来のリダンダンシ機能を備えた半導体記憶回路の構成を示すブロック図である。

【符号の説明】


[0057]

 $10\cdots$ メモリ回路、 $20\cdots$ ヒューズボックス、 $11\cdots$ レギュラーセル、 $12\cdots$ スペアセル、 $13\cdots$ リダンダンシラッチ回路、 $14\cdots$ リダンダンシアドレス判定回路、 $21\cdots$ ヒューズブロック、 $22\cdots$ ヒューズ転送回路、 $23\cdots$ イネーブルヒューズ、 $24\cdots$ アドレスヒューズ、 $23A\cdots$ ヒューズ素子、 $23B\cdots$ フリップフロップ、 $24\cdots$ アドレスヒューズ、 $24A\cdots$ ヒューズ素子、 $24B\cdots$ フリップフロップ、 $25\cdots$ イネーブルビット判定回路、 $26\cdots$ セレクト回路、 $27\cdots$ データ発生回路、 $28\cdots$ カウンタ、 $29\cdots$ クロック制御回路、 $100\cdots$ ヒューズボックス、 $101\cdots$ ヒューズブロック、 $102\cdots$ ヒューズ転送回路、 $103\cdots$ イネーブルヒューズ、 $104\cdots$ アドレスヒューズ、 $110\cdots$ メモリ回路、 $112\cdots$ スペアセル、 $113\cdots$ リダンダンシラッチ回路。


【書類名】図面 【図1】




【図2】




【図3】





【図4】



【図5】







【書類名】要約書

【要約】

【課題】大容量化が進行した場合でも、チップ面積の増大を抑制することができる半導体 記憶回路を備えた半導体集積回路を提供する。

【解決手段】レギュラーメモリセル11と、メモリセル11が不良のとき、不良のメモリセル11と置き換えて使用されるスペアセル12と、スペアセル12が使用されているか否かを示すデータを記憶するイネーブルヒューズ23と、スペアセル12に置き換えられた不良のメモリセル11のアドレスを記憶するアドレスヒューズ24と、イネーブルヒューズ23に記憶されたデータにより、スペアセル12が使用されているか否かを判定する判定回路25と、所定のデータを発生する発生回路27と、判定回路25による判定結果に応じて、アドレスヒューズ24に記憶されたアドレスと発生回路27から発生したデータのいずれかを選択して出力する選択回路26とから構成されている。

【選択図】 図2

特願2003-408587

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝